AD9361 是 ADI 公司推出的一款面向 3G 和 4G 基站应用的高 性 能、高集成度射频捷变收发 器，采 用 10 mm ×10 mm、144 引脚芯片级球栅阵列封装。芯片采用了零中频架构，将整个射频以及中频信号电 路集成在一个芯片中，包括射频放大器、模拟滤波器、混频器、 解调器、12 位的 ADC 和 DAC 的 ＲF2 × 2 收发器，另外还集成了收发通道的频率合成器，同时为每个接收子系统集成了独立的自动增益控制 ( AGC)、直流失调校正、正交校正和数字 滤波电路，消除了数字基带中提供这些功能的必要性，每个 通道搭载两个高动态范围ADC，先将收到的I信号和Q信号进行数字化处理，然后将其传过可配置抽取滤波器和128抽( FIＲ)滤波器，以相应的采样率生成12路输出信号。此外，完全集成的锁相环(PLL)可为所有收发通道 提供低功耗的N分频频率合成功能，并且芯片集成了频分双工 ( FDD) 系统需要的通道隔离，还集成了VCO和环路滤波器件。

软件无线电系统的设计如下图所示，该系统射频端采用4 片 AD9361 使单系统支持 8 × 8 MIMO，该系统在一块 PXIE Hybrid 8 slots 高速背板上搭载了 4 块数字板，每块数字板上 搭载一块 AD9361 和一块 FPGA，背板通过 PCIE 接口与数字 板和主 控 相 连，FPGA 与 AD9361 通 过 SPI 接 口 完 成 控 制 通 信。FPGA 主要功能是完成时序控制，为 AD9361 提供数据接 口，以及通过  PCIE  与背板连接于上位机完成交互。

AD9361的新一代软件无线电平台 的结构及实现过程，本系统通过使用 AD9361 集成收发器代 替分立器件射频段搭建，降低了软件无线电系统的开发周期与成本，并对系统的初步性能进行了验证，证明了 AD9361 捷 变收发器在软件无线电领域良好的应用前景，随着系统的进一步开发，本系统性能还有很大的提升空间。